外层线路工艺：图形电镀的完整示范

概述

经过钻孔与孔金属化，内外层已经电气连通。接下来要做的，是在外表铜上做出最终的成品线路。外层工艺由两段组成：D 段外层干膜（提供图形）+ E 段外层线路（图形电镀 + 蚀刻成型）。

与外层的”负片”逻辑不同，外层采用的是图形电镀（Pattern Plating，正片工艺）：先给线路镀厚铜、镀锡保护，再蚀掉不需要的铜。本篇把这条工艺线完整走一遍。

工艺流程一览

外层线路工序链（D 段 + E 段）
D 段（图形准备）：前处理 → 压膜 → 曝光 → 显影
E 段（线路成型）：二次镀铜 → 镀锡 → 退膜 → 线路蚀刻 → 退锡
                    │        │       │         │          └─ HNO₃ 剥锡，露出成品线路
                    │        │       │         └─ 蚀掉无锡保护的铜
                    │        │       └─ NaOH 剥掉干膜，露出非线路区薄铜
                    │        └─ 锡层作为蚀刻保护剂
                    └─ 铜加厚至客户要求厚度

第一部分：外层干膜（D 段）

外层干膜与内层线路的逻辑相同（前处理 → 压膜 → 曝光 → 显影），目的则是为外层线路的制作提供图形。

前处理：去除铜面上的污染物，增加铜面粗糙度，以利于压膜制程；重要原物料为磨刷
压膜（Lamination）：通过热压法使干膜紧密附着在铜面上；重要原物料为干膜（Dry Film，即光阻 Photo Resist）
曝光（Exposure）：通过图形转移技术在干膜上曝出所需的线路；重要原物料为底片（菲林）
显影（Developing）：把尚未发生聚合反应的区域用显像液冲洗掉；已感光部分因发生聚合反应而保留在铜面上，成为蚀刻或电镀的阻剂膜；主要物料为弱碱 K₂CO₃

第二部分：外层线路（E 段）

二次镀铜

目的：将显影后裸露铜面（即未来的线路区域）的铜层加厚，达到客户所要求的铜厚
重要原物料：铜球

注意：显影后裸露的部分才是线路区——这一点与外层干膜”盖住的是非线路区”的正片逻辑相呼应（见下节对比）。

镀锡

目的：在镀完二次铜的表面镀上一层锡保护，作为蚀刻时的保护剂
重要原物料：锡球

退膜

目的：将抗电镀用途之干膜以药水剥除
重点生产物料：退膜液（NaOH）

退膜后，原先被干膜盖住的区域（非线路区的薄基铜）裸露出来，而线路区由锡层保护。

线路蚀刻

目的：将非导体部分的铜蚀掉
重要生产物料：蚀刻液、氨水

碱性蚀刻液”蚀铜不蚀锡”：裸露的薄铜被蚀掉，有锡保护的线路铜留下来。

退锡

目的：将导体部分起保护作用的锡剥除
重要生产物料：HNO₃ 退锡液

退锡后，外层成品线路正式成型。

正片 vs 负片：一次讲透

	内层（负片逻辑）	外层（正片 / 图形电镀）
干膜图形代表	要保留的线路	要蚀掉的区域
核心动作顺序	贴膜 → 曝光显影 → 蚀刻 → 退膜	贴膜 → 曝光显影 → 电镀加厚+镀锡 → 退膜 → 蚀刻 → 退锡
保护图形的手段	干膜本身抗蚀	镀锡层抗蚀
原因	内层基铜即成品铜，直接蚀刻成型	外层成品铜厚 = 基铜 + 图形电镀铜，需先镀后蚀

一句话记忆：内层”盖膜即线路”，外层”裸铜即线路”。

小结

外层工艺 = 外层干膜（D 段）+ 图形电镀（E 段），是”先镀后蚀”的正片路线
五步成型：二次镀铜（加厚）→ 镀锡（保护）→ 退膜（露非线路区）→ 蚀刻（去薄铜）→ 退锡（出成品）
化学试剂各司其职：K₂CO₃ 显影、NaOH 退膜、氨水蚀铜、HNO₃ 退锡
至此线路图形全部成型，接下来是”给板子穿上绿衣”：阻焊与字符丝印

下一篇进入丝印工艺：阻焊、字符印刷与固化。

正在开发商业 IoT 产品？

我们提供 ESP32 ODM 定制设计与制造服务。从原型到量产——编写这套教程的团队，可以和你一起实现。

联系我们 →